로그인 회원가입 English

IR52 장영실상 로고

  • 장영실상 소개
  • 신청/접수
  • 심사안내
  • 시상/수상제품
  • 뉴스/정보
  • 개요
    과학자 장영실
    신청안내
    제출서류
    작성방법
    온라인 신청
    예비심사
    본심사
    최우수심사
    시상개요
    금주의 수상제품
    제품검색
    제품통계
    공지사항
    보도자료
    Q&A
Quick
온라인 신청하기
신청/수상내역기
  • 뉴스/정보

    공지사항
    보도자료
    Q&A
    IR52 장영실상 수상제품
    ▶20 주차 수상제품
    • 제품사진
    • 퍼즐에이아이

    • 음성AI 기반 생성형 의무기록 통합 솔루션

      자세히보기
    홈 > 뉴스/정보 > 보도자료

    보도자료

    게시판 글읽기
    제목 [제52주차 IR52 장영실상] 반도체 제조공정 줄이는데 도움
    등록일 2004-12-27
    내용
    2004년 52주차 IR52 장영실상에는 이오테크닉스 WL-CSP 레이저 마킹 시스템'이 선정됐다.

    반도체를 제작할 때 마지막으로 들어가는 마킹 공정은 반도체를 만든 업체명 과제품명 등 제품을 식별할 수 있는 내용을 기입하는 것이다.

    과거에는 반도체 공정시 웨이퍼에 회로를 얹어놓고 웨이퍼를 절단한 후 회로연결작업 등을 거쳤다. 이후 반도체를 만든 업체명과 제품명을 기입하는 마킹작업을 마지막 공정에서 수행했다.

    그러나 최근 반도체가 크기는 작아지면서 집적도는 높아지는 '경박단소' 형으로 발전하면서 웨이퍼상에서 모든 공정이 끝나게 됐다. 먼저 회로를 웨이퍼에 얹어 놓고 마킹 등 모든 공정을 마무리한 후 웨이퍼를 절단해 반도체를 생산하는 방식으로 바뀐 것이다.

    이렇게 되면 반도체를 보다 작고 얇게 만들 수 있고 공정 과정이 획기적으로 줄어드는 장점이 있다.

    문제는 완제품에 마킹을 하는 작업. 기존 마킹기로는 최신 공정에 적합한 마킹을 하기가 쉽지 않았다.

    과거에는 반도체 크기가 상대적으로 컸기 때문에 단순하게 반복적으로 찍어내기만 하면 됐다. 그러나 최근 반도체 공정은 크기가 작아지고 과정이 줄었기 때문에 보다 정확하고 세밀한 작업이 필요하다.

    이오테크닉스 마킹 시스템은 이러한 문제를 보완했다. 인식시스템을 통해 마킹해야 할 위치와 규격을 측정해 정확한 작업이 가능하도록 했다.

    이오테크닉스가 특히 주력한 부분은 글자 정확도. 이오테크닉스는 반도체 마킹시 1㎜×1㎜ 이하 공간에 4개 이상 글자가 들어갈 수 있게 했다.

    이러한 기술적 우위를 바탕으로 국내 반도체 개발업체 상당수가 이오테크닉스마킹 시스템을 활용하게 됐다.

    <이명진 기자>

    매일경제   2004-12-26 16:47:01

    목록
산기협카카오톡 과학기술정보통신부 매일경제 MBN NET 신기술인증 이달의 엔지니어상 1379 nep
    개인정보취급방침
  • 우 06744    서울시 서초구 바우뫼로37길 37 (양재동 20-17) 산기협회관       TEL  02-3460-9020       FAX  02-3460-9029 본 사이트에 
        	게시된 이메일 주소의 자동수집을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다.
        	 (c)  Copyright Korea Industrial Technology Association All rights reserved. E-mail : bomi@koita.or.kr