로그인 회원가입 English

IR52 장영실상 로고

  • 장영실상 소개
  • 신청/접수
  • 심사안내
  • 시상/수상제품
  • 뉴스/정보
  • 개요
    과학자 장영실
    신청안내
    제출서류
    작성방법
    온라인 신청
    예비심사
    본심사
    최우수심사
    시상개요
    금주의 수상제품
    제품검색
    제품통계
    공지사항
    보도자료
    Q&A
Quick
온라인 신청하기
신청/수상내역기
  • 뉴스/정보

    공지사항
    보도자료
    Q&A
    IR52 장영실상 수상제품
    ▶17 주차 수상제품
    • 제품사진
    • 삼성전자

    • Galaxy Z Flip5

      자세히보기
    홈 > 뉴스/정보 > 보도자료

    보도자료

    게시판 글읽기
    제목 [제7주차 IR52 장영실상] 삼성전자 / 엑시노스 9110 FO-PLP 통합 칩 패키지
    등록일 2021-02-17
    내용

    △오준석, 이석원, 장덕석, 정현철 수석연구원
     삼성전자가 개발한 `엑시노스 9110 에프오피엘피(FO-PLP) 통합칩 패키지`가 2021년 7주차 iR52 장영실상을 받았다. 엑시노스 9110 칩은 연산 칩·전력관리 칩·D램 칩·플래시 메모리 칩·컨트롤러 칩 등 5종류의 칩을 하나로 통합한 칩이다. 

    엑시노스 9110 칩은 여러 기능을 구현하기 위해 좁은 공간 안에 많은 칩과 부품을 탑재해야 하는 스마트폰이나 웨어러블 기기에 적합한 제품이다. 실제로 삼성에서 판매하는 스마트워치 `갤럭시워치` 시리즈에 탑재돼 있다. 엑시노스 9110 칩을 적용하면 기기 부품 두께와 면적을 각각 20%, 24% 줄일 수 있다. 엑시노스 9110 칩이 부품이 차지하는 면적을 최소화할 수 있는 것은 `FO-PLP` 기술 덕분이다. 

    FO-PLP 기술은 기판을 없애고 반도체 칩으로부터 미세배선을 직접 만들어나가는 새로운 기술이다. 이미 만들어진 기판에 칩을 부착한 뒤 연결하는 기존 방식과 다르다. 연결 배선을 더 미세하게 만들 수 있어 반도체 패키지 크기와 두께를 확 줄일 수 있고 신호 전송 및 전원 공급도 원활해진다. 칩에서 발생하는 열도 더 쉽게 방출시킬 수 있다. 2018년 5월 개발된 엑시노스 9110 칩은 2000만개 이상 양산된 `히트 상품`이다. 삼성전자 관계자는 "최근 반도체 칩 패키지 트렌드는 여러 칩을 하나의 패키지로 통합하는 고집적화 경향이 두드러진다"며 "엑시노스 9110 칩에 적용된 FO-PLP 기술은 차세대 반도체 칩 패키지 기술을 이끌어 나가는 핵심 기술"이라고 설명했다. 그는 "후속 스마트워치 제품에도 FO-PLP 기술이 채용된다"며 "스마트폰용 통합 칩 패키지로도 적용대상을 확장시킬 것"이라고 덧붙였다. 엑시노스 9110 칩 양산을 위해 기존 대비 생산성을 2.8배 높일 수 있는 대면적 패널기반 생산 설비를 도입했다. 
    목록
산기협카카오톡 과학기술정보통신부 매일경제 MBN NET 신기술인증 이달의 엔지니어상 1379 nep
    개인정보취급방침
  • 우 06744    서울시 서초구 바우뫼로37길 37 (양재동 20-17) 산기협회관       TEL  02-3460-9020       FAX  02-3460-9029 본 사이트에 
        	게시된 이메일 주소의 자동수집을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다.
        	 (c)  Copyright Korea Industrial Technology Association All rights reserved. E-mail : bomi@koita.or.kr