로그인 회원가입 English

IR52 장영실상 로고

  • 장영실상 소개
  • 신청/접수
  • 심사안내
  • 시상/수상제품
  • 뉴스/정보
  • 개요
    과학자 장영실
    신청안내
    제출서류
    작성방법
    온라인 신청
    예비심사
    본심사
    최우수심사
    시상개요
    금주의 수상제품
    제품검색
    제품통계
    공지사항
    보도자료
    Q&A
Quick
온라인 신청하기
신청/수상내역기
  • 뉴스/정보

    공지사항
    보도자료
    Q&A
    IR52 장영실상 수상제품
    ▶17 주차 수상제품
    • 제품사진
    • 삼성전자

    • Galaxy Z Flip5

      자세히보기
    홈 > 뉴스/정보 > 보도자료

    보도자료

    게시판 글읽기
    제목 [제43주차 IR52 장영실상] 세메스 / 반도체 습식 세정장비
    등록일 2018-10-24
    내용

    △왼쪽부터 이지현 책임, 박귀수 수석, 송길훈 책임

    세메스가 개발한 `반도체 습식 세정장비`가 2018년 43주차 IR52 장영실상을 수상했다. 반도체 습식 세정장비는 반도체 웨이퍼에 붙어 있는 19㎚(나노미터·1㎚는 10억분의 1m) 크기로 눈에 잘 보이지 않는 불순물(파티클)을 제거하는 설비다. 

    반도체 공정이 미세화됨에 따라 아주 작은 파티클이라도 반도체에 묻어 있으면 불량품이 된다. 제거해야 하는 파티클 크기도 반도체가 작아짐에 따라 19㎚까지 축소될 정도로 초미세화되고 있다.

    파티클 크기가 크면 물로 씻어내면 된다. 이 때문에 기존에는 웨이퍼에 붙은 파티클을 제거하기 위해 물리적인 세정 노즐 기술을 이용했다. 하지만 크기가 40㎚ 이하로 작아지면 상황이 달라진다. 원자, 분자 간 결합으로 인해 물로 씻어내는 등 물리적 방식만으로는 웨이퍼에 있는 파티클이 잘 떨어지지 않는다. 

    초미세 파티클은 약품을 넣어 웨이퍼와 파티클 사이의 화학반응을 일으켜 떼어내야만 한다. 이와 관련해 세메스 연구진은 1년이 넘는 평가 과정을 거쳐 지난해 2월 세계 최초로 19㎚ 크기의 파티클을 제거하는 세정 기술을 개발했다.

    박귀수 세메스 수석은 "반도체 웨이퍼의 19㎚ 파티클을 기존 설비로 제거할 수 없는 만큼 이에 대응할 수 있는 새로운 설비가 필요했다"며 "우리가 개발한 기술로 웨이퍼를 세척하면 19㎚ 크기 파티클이 웨이퍼 한 개당 30개 이하로 줄어든다"고 말했다. 이를 통해 19㎚급 파티클을 제거하는 외국 제품과 비교했을 때 월등히 좋은 반도체 품질을 만들어낼 수 있다는 설명이다. 또 시간당 세척할 수 있는 웨이퍼 개수가 546개로 경쟁사보다 훨씬 많다고 덧붙였다. 

    박 수석은 "세척 후 웨이퍼를 건조시키는 능력 또한 우수하다"며 "파티클이 씻겨나가는 과정에서 웨이퍼를 오염시키는 문제점도 해결했다"고 강조했다.
    목록
산기협카카오톡 과학기술정보통신부 매일경제 MBN NET 신기술인증 이달의 엔지니어상 1379 nep
    개인정보취급방침
  • 우 06744    서울시 서초구 바우뫼로37길 37 (양재동 20-17) 산기협회관       TEL  02-3460-9020       FAX  02-3460-9029 본 사이트에 
        	게시된 이메일 주소의 자동수집을 거부하며, 이를 위반시 정보통신망법에 의해 형사처벌됨을 유념하시기 바랍니다.
        	 (c)  Copyright Korea Industrial Technology Association All rights reserved. E-mail : bomi@koita.or.kr